Verilog - Язык Проектирования Схем §15 Часть 4/5 скачать в хорошем качестве

Verilog - Язык Проектирования Схем §15 Часть 4/5

Verilog §15 Часть 4/5 Массивы: 0:00:00 - одномерные массивы; 0:07:38 - модификатор %p; 0:09:50 - обращение к элементам массива; 0:14:01 - неупакованные массивы и упакованные; 0:23:24 - двух- и многомерные массивы; 0:26:57 - передача массива в модуль; 0:36:03 - перепаковка массива через generate; 0:42:54 - перепаковка массива через for(), вариант 1; 0:51:41 - перепаковка массива через for(), вариант 2; 0:53:39 - перепаковка массива через for(), вариант 3 с использованием +: ; 0:57:23 - массивы типов переменных; 0:58:10 - особенность массивов переменных time; 1:02:46 - массив переменных genvar; 1:04:58 - массив констант parameter; 1:07:12 - строки. Часть 3/5:    • Verilog  - Язык Проектирования Схем §...   Часть 5/5:    • Verilog  - Язык Проектирования Схем §...   Другие видео на тему: Verilog HDL - язык проектирования схем:    • Verilog - Язык Проектирования Схем   Подключаем к ПЛИС(FPGA):    • Подключаем к ПЛИС(FPGA)   Quartus Prime:    • Quartus   Цифровая схемотехника:    • Цифровая схемотехника