У нас вы можете посмотреть бесплатно Xilinx FPGA Projects With Vivado: Button/Keypad Sequence | Part 3: Simulation или скачать в максимальном доступном качестве, видео которое было загружено на ютуб. Для загрузки выберите вариант из формы ниже:
Если кнопки скачивания не
загрузились
НАЖМИТЕ ЗДЕСЬ или обновите страницу
Если возникают проблемы со скачиванием видео, пожалуйста напишите в поддержку по адресу внизу
страницы.
Спасибо за использование сервиса ClipSaver.ru
Simulation of both RTL modules in this project. First, we discuss the tone module (which generates and selects the output signal for the buzzer), then look at the internals of the FSM within the button_detect module. To reduce simulation time, the timesteps in the testbench are reduced, and some signals in the RTL code are reduced by a factor of 100. DONT FORGET TO UNDO THIS BEFORE GENERATING A BITSTREAM!!! Happy coding :) The code and other files can be found here: https://github.com/dominic-meads/Viva...