Цифровые устройства и программируемые логические интегральные схемы. Лекция №14-15 (03.05.2022) скачать в хорошем качестве

Цифровые устройства и программируемые логические интегральные схемы. Лекция №14-15 (03.05.2022)

Лектор: Комаров Алексей Александрович Темы презентации: Лекция 14: Преобразователи сигналов, классификация АЦП по характеру выходного сигнала, классификация АЦП по алгоритму преобразования, оценка погрешностей АЦП, КОМПАРАТОР, параллельный АЦП (самый быстрый), конвейерный АЦП, последовательный АЦП, следящий АЦП, АЦП двойного интегрирования, Сигма-дельта АЦП (ΣΔ – ADC). Лекция 15: Способы реализации цифровых устройств и систем, идея программируемого логического устройства, макроячейка MAX3000A, LE - ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (МАКРОЯЧЕЙКА) FLEX10K, архитектура FPGA, упрощенная структурная схема ПЛИС, программируемая матрица соединений (ПМС), программируемое комбинационное устройство (ПКУ), таблица перекодировки (ОЗУ, LUT), программируемая логическая матрица, построение ПЛМ, одноразрядный полный сумматор, синхронный суммирующий двоичный счетчик, классификация ПЛИС, семейство MAX 3000A, архитектура MAX3000A, блок ввода-вывода, модель задержек (Timing model), модель задержек (параметры), расчет параметров быстродействия, расчет параметров быстродействия (счетчик), основные параметры, ПЛИС на основе таблиц перекодировки, АРХИТЕКТУРА ПЛИС FLEX10K, LAB - ЛОГИЧЕСКИЙ БЛОК, режимы логического элемента, EAB (Embedded Array Block) – конфигурируемый блок памяти, IOE - ЭЛЕМЕНТ ВВОДА-ВЫВОДА, ПАРАМЕТРЫ СЕМЕЙСТВА FLEX10K-A, ПЛИС 5576ХС1Т, ПЛИС 5576ХС4Т, СЕМЕЙСТВО CYCLONE III (FPGA), ПЛИС 5578ТС014, ПЛИС 5578ТС024, ПЛИС типа «Система на кристалле» (FPGA), ПЛИС семейства STRATIX III (FPGA), Архитектура ПЛИС семейства STRATIX III, адаптивный логический модуль ( ALM - Adaptive Logic Module ), примеры конфигурирования адаптивного логического модуля, блок цифровой обработки (1/2) ( DSP – Digital Signal Processor ), блок цифровой обработки, блок цифровой обработки (параметры), БЛОКИ ПАМЯТИ STRATIX III, блок умножения частоты тактовых сигналов (PLL - Phase-Locked Loop), основные параметры ПЛИС семейства STRATIXIII E, основные параметры ПЛИС семейства STRATIXIII L.