Логический синтез в компиляторе Design Compiler | Режим графического интерфейса | Поток RTL-GDSII... скачать в хорошем качестве

Логический синтез в компиляторе Design Compiler | Режим графического интерфейса | Поток RTL-GDSII...

Это шестой сеанс из серии видеоуроков по преобразованию RTL в GDSII. В этом сеансе мы продемонстрировали процесс синтеза компилятора проекта в графическом режиме. Мы начали с RTL-кода, проверенного на функциональность, и, используя технологическую библиотеку и проектные ограничения, синтезировали RTL-код в список соединений на уровне вентилей. Список соединений на уровне вентилей — это сеанс 1, оптимизированный и сопоставленный со стандартной ячейкой технологической библиотеки RTL-кода. В этом цикле видеоуроков по преобразованию RTL в GDSII всего 10 сеансов. Мы рассмотрели все этапы разработки ASIC с использованием инструментов EDA, а также основные теоретические положения. Ниже приведены частичные описания различных сеансов и ссылки на видео. 1. Сессия 1: Обзор процесса RTL в GDSII | Основные термины в потоке Ссылка на видео:    • RTL to GDSII flow | Basic terminology used...   2. Сессия 2: Процесс с точки зрения инструментов EDA | Различные инструменты EDA | различные файлы Ссылка на видео:    • ASIC Flow and EDA tools | Various files us...   3. Сессия 3: Функциональная верификация RTL | с использованием Synopsys VCS | Демо VCS Ссылка на видео:    • RTL Design & Simulation | Synopsys VCS Tut...   4. Сессия 4: Схема логического синтеза | RTL в список соединений на уровне вентилей | Компилятор проекта Ссылка на видео:    • Logic Synthesis flow | RTL Synthesis flow ...   5. Сессия 5: Логический синтез | Компилятор проекта | Командная строка | список соединений на уровне вентилей Ссылка на видео:    • Logic Synthesis of RTL | Synopsys Design C...   6. Сессия 6: Логический синтез | Компилятор проекта | Режим графического интерфейса | design_vision Ссылка на видео:    • Logic Synthesis in Design Compiler | GUI M...   7. Сессия 7: Проверка логической эквивалентности с использованием Formality |S8| Процесс RTL-в-GDSII | Учебное пособие по формализации Ссылка на видео:    • Logic Equivalence Check | Synopsys Formali...   8. Сессия 8: Физический процесс проектирования | Процесс PnR | Процесс RTL-в-GDSII | Процесс innovus Ссылка на видео:    • Physical Design Flow | PnR flow | RTL-to-G...   9. Сессия 9: Импорт проекта | Физический процесс проектирования | Процесс RTL-в-GDSII | Учебное пособие по инструментам innovus Ссылка на видео:    • Design Import | Cadence Innovus | GUI of I...   10. Сессия 10: Размещение и трассировка в Cadence Innovus | полный процесс PnR | Демо-версия Cadence Innovus Ссылка на видео:    • Place and Route in Cadence  Innovus | full...   ====Свяжитесь с нами=========================== Всё на одной странице: https://www.teamvlsi.com/p/contact_8.... Блог: https://www.teamvlsi.com Страница в Facebook:   / teamvlsi   Группа в WhatsApp: https://chat.whatsapp.com/C6etLHR6oAf... Группа в Telegram: https://t.me/teamvlsi (Или найдите команду VLSI в Telegram) Электронная почта: teamvlsi2014@gmail.com =============================== #LogicSynthesis #DesignVision #TeamVLSI