От начала до конца: поток от Verilog с открытым исходным кодом к ASIC скачать в хорошем качестве

От начала до конца: поток от Verilog с открытым исходным кодом к ASIC

Переходите с HDL на физическую КМОП-схему прямо сейчас с помощью инструментов с открытым исходным кодом, следуя этому руководству и демонстрации. Если всё пойдёт хорошо, проект можно будет конвертировать в GDS для изготовления ASIC за один шаг. Я также покажу, как можно копнуть глубже, используя yosys, openlane и openroad, когда процессы повышения прочности не так просты. Это часть моего курса «С нуля до ASIC», поэтому у меня нет всех ответов, но я уже нашёл кое-что интересное. Сообщите мне, если вы заметите ошибки или у вас есть подсказки! Я буду обновлять плейлист ASIC по мере продвижения. * Полезные ссылки* Подробности, инструкции, файлы для скачивания: https://inductive-kickback.com/2023/0... Мой форк демонстрационной структуры с Makefile, использованным в видео: https://github.com/psychogenic/tt03-v... OpenLane: https://github.com/The-OpenROAD-Proje... TinyTapeout: https://tinytapeout.com/