У нас вы можете посмотреть бесплатно PYNQ example of controlling IP using GPIO или скачать в максимальном доступном качестве, видео которое было загружено на ютуб. Для загрузки выберите вариант из формы ниже:
Если кнопки скачивания не
загрузились
НАЖМИТЕ ЗДЕСЬ или обновите страницу
Если возникают проблемы со скачиванием видео, пожалуйста напишите в поддержку по адресу внизу
страницы.
Спасибо за использование сервиса ClipSaver.ru
Example of creating an overlay for the using VHDL or Verilog IP, and controlling the IP using GPIO. I.e. the IP does not have an AXI interface. The HDL is not packaged into IP-XACT format, and is instead added directly to a Vivado IP Integrator project. www.pynq.io A Verilog Johnson counter was used from here: http://www.myhdl.org/docs/examples/jc... A VHDL clock divider was used from here: https://allaboutfpga.com/vhdl-code-fo... Please ask questions on the PYNQ support forum: http://www.pynq.io/support.html