Diseño e implementación de un procesador RISC-V para su uso en docencia скачать в хорошем качестве

Diseño e implementación de un procesador RISC-V para su uso en docencia

Presentación del Trabajo Fin de Grado (TFG) de Pedro José Medina Sánchez. Este proyecto aborda el diseño e implementación de un procesador basado en la arquitectura RISC-V (tipo Single Cycle) orientado específicamente a la enseñanza de microelectrónica y arquitectura de computadores. Ante el desafío de formar nuevos profesionales en el sector de los semiconductores, este trabajo propone una solución abierta y didáctica. El procesador ha sido implementado sobre una FPGA Digilent Nexys A7, permitiendo a los estudiantes visualizar el flujo de datos, ejecutar programas reales e interactuar con el hardware mediante interfaces UART y GPIO. Contenido del vídeo: 0:00 - Introducción y el reto de la formación en microelectrónica. 0:29 - Arquitectura Single Cycle: simplicidad para la docencia. 0:55 - Interfaces de comunicación (UART y AXI GPIO). 1:23 - Estructura jerárquica: SoC y Arquitectura Harvard. 2:17 - Bloques internos: Decoder, ALU, Banco de Registros y LSU. 3:15 - Implementación en FPGA (Digilent Nexys A7). 4:03 - Interacción en tiempo real y carga de programas desde PC. 4:28 - Conclusiones y futuro del proyecto.