PS-06 #09 — 🔧 Полный UART-трансивер на FPGA | Приём, передача (Verilog, 50 МГц, 9600 бит/с) скачать в хорошем качестве

PS-06 #09 — 🔧 Полный UART-трансивер на FPGA | Приём, передача (Verilog, 50 МГц, 9600 бит/с)

В этом видео мы показываем, как собрать и отладить полноценный UART-трансивер на ПЛИС PS-06. Система включает в себя модули приёма (my_uart_rx) и передачи (my_uart_tx), объединённые в верхнем уровне my_uart_top.v. Механизм деления частоты speed_select.v обеспечивает точное формирование бод-тактов, а тестбенч tb_my_uart.v позволяет проверить обмен байтами напрямую в симуляции. Теперь код поддерживает стабильную работу при 50 МГц, корректно обрабатывает старт-бит, восемь бит данных и стоп-бит, а также использует внутреннюю синхронизацию входного сигнала и флаг готовности данных. Передатчик и приёмник работают в паре, образуя замкнутый контур «эхо» — от ПК до ПЛИС и обратно. 💡 Подходит для практикума по цифровой схемотехнике, курсовых проектов и всех, кто хочет понять, как реализовать последовательный интерфейс UART на Verilog «от А до Я».