Аномальный инпут лаг - USB, PCIE, SATA, Gigabit Ethernet - исследование Intel скачать в хорошем качестве

Аномальный инпут лаг - USB, PCIE, SATA, Gigabit Ethernet - исследование Intel

Всем привет. В этом видео, я хотел бы опять поднять тему коррекции битовых ошибок и попробовать более детально разобраться в том, что же за "магия" происходит в этих алгоритмах коррекции компьютера. Почему компьютер начинает так замедленно и не синхронизировано работать во всех играх из за интерференции? На данный момент вероятно все может выглядеть следующим образом. Существуют как мне кажется два вида плавающих точек, внешние и внутренние. Внешние — это любые виды иного воздействия, помехи, интерференции, проблемы с нулевым проводником, общий процент гармоник и тд. и тп., из за которых возможно вся проблема и развивается. Внутренние — это адаптивные, динамические, автоматические алгоритмы подстройки компьютера под каждую ситуацию и из за чего дополнительно может как улучшаться синхронизация, так и ухудшаться, потому что на каждую подстройку и тренировку нужно время, а когда ситуация с внешними факторами динамически прыгает вверх/вниз, то компьютер просто не может моментально изменять и предугадывать какие настройки будут лучше. Может быть так, что в какой-то временной интервал, внешних помех и не было или было сильно меньше, но улучшение, ускорение геймплея не произошло или не произошло моментально, потому что алгоритмы были натренированы еще на предыдущий процент внешних факторов и не смогли в силу своей спецификации начать изменять настройки моментально. Как пишет Кейси Моррисон, директор по продуктам, соучредитель лаборатории Asteralabs, "Получив недействительный заголовок синхронизации в состоянии соединения L0, контроллер PCIe, согласно базовой спецификации PCIe, должен приостановить трафик данных и перевести соединение в состояние Recovery LTSSM. При входе в состояние Recovery контроллер PCIe позволяет трансиверам физического уровня (PHY) переобучиться, повторно получить блокировку блока и т. д., таким образом получая возможность восстановить оптимальное состояние соединения. Спецификация допускает до 1 мкс для прохождения через состояние Recovery LTSSM. Само собой разумеется, что это добавляет огромную задержку к исходному ошибочному пакету — и всем последующим пакетам — до тех пор, пока соединение не вернется в состояние L0." Иными словами, при растущем BER коэффициенте, повышенная задержка будет применяться даже к последующим передаваемым битам на какой-то отрезок времени, просто потому что такова спецификация. Через шину PCIE проходит очень большое кол-во данных в современных компьютерах и консолях, а в чипах современных смартфонов вполне возможно тоже применяется похожая логика и коррекция. Напишите пожалуйста в комментариях свое мнение по поводу описанной выше структуры и еще, если кто-то знает, как можно извлечь детальный журнал логов с количеством корректируемых ошибок битовых данных на шине PCIE, возможно это можно как-то сделать из под ядра Linux или как-то еще без дорогостоящего оборудования, заранее вам спасибо. Результаты исследования инженеров Intel от 2014 года — http://thinkmind.org/articles/valid_2... Если не открывается первая ссылка https://disk.yandex.ru/i/zn766Uf2dMKgKw PCiutils 3.5.5 — https://disk.yandex.ru/d/PylUrTtMtyjf8A CMD команды: lspci -s 01:00.0 -vvv (вывод данных только про видеокарту) lspci -vvvvvvvvv -xxxxxxxxxxxxxxx (вывод данных про все устройства) SCEWIN — https://disk.yandex.ru/d/IhN7L2jKy5OEBw Изменение значений эквализации может привести к ухудшению синхронизации или просто к временному эффекту в некоторых случаях На AMD можно попробовать изменить значение у "xGMI TXEQ Mode" на "TXEQ_Lane" и потом можно еще протестировать "rx_eq" с разными значениями "2h", "3h", "4h", чем выше число, тем выше уровень эквализации SCEWIN может не выгружать файл BIOSSettings.txt на некоторых платах из за включенной защиты от перезаписи NVRAM https://www.overclock.net/threads/gui... #inputlag #desync #intel