Техническая сессия по RISC-V | Разработка специальных инструкций RISC-V с учётом микроархитектуры скачать в хорошем качестве

Техническая сессия по RISC-V | Разработка специальных инструкций RISC-V с учётом микроархитектуры

Процессор со специализированным набором инструкций (ASIP) — это специализированный микропроцессор, обеспечивающий компромисс между программируемостью процессора общего назначения (GPP) и производительностью и энергоэффективностью специализированных аппаратных ускорителей. ASIP часто создаются на основе готовых GPP, расширенных пользовательскими инструкциями, адаптированными под конкретную программную нагрузку. Одна из важнейших задач при проектировании ASIP — поиск таких инструкций, которые помогут повысить производительность без чрезмерных затрат на площадь и энергопотребление. На сегодняшний день решение этой задачи относительно трудоемко и обычно выполняется вручную. Решая проблему отсутствия автоматизации, мы представляем Custom Instruction Designer for RISC-V Extensions (CIDRE) — инструмент для комплексного проектирования ASIP. CIDRE автоматически анализирует проблемные области в приложениях RISC-V и генерирует пользовательские рекомендации по инструкциям с соответствующим описанием на языке nML. Описание на языке nML можно использовать с другими средствами автоматизации проектирования электроники для точной оценки стоимости и эффективности найденных рекомендаций. В исследовании RISC-V нам удалось ускорить встроенные тесты Embench и MiBench до 2,47 раза при увеличении площади менее чем на 24%. Весь процесс был полностью автоматизирован. Доклад доступен по ссылке: https://arxiv.org/abs/2509.15782